三级久久三级久久_精品一区二区三区在线观看视频_黄色在线观看网站_日韩中文视频_成人观看网址_精品日韩免费_九九**精品视频免费播放_久久久久成人黄色影片

內(nèi)存?zhèn)鬏旑愋停侵竷?nèi)存所采用的內(nèi)存類型。不同類型的內(nèi)存，傳輸類型各有差異，在傳輸率、工作頻率、工作方式、工作電壓等方面，都有不同。目前，市場(chǎng)中主要有的內(nèi)存類型有SDRAM、DDRSDRAM和RDRAM三種。其中，DDRSDRAM內(nèi)存占據(jù)了市場(chǎng)的主流，而SDRAM內(nèi)存規(guī)格已不再發(fā)展，處于被淘汰的行列。RDRAM則始終未成為市場(chǎng)的主流，只有部分芯片組支持，而這些芯片組也逐漸退出了市場(chǎng)，RDRAM前景并不被看好。

1)SDRAM

SDRAM，即SynchronousDRAM(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，曾經(jīng)是PC電腦上最為廣泛應(yīng)用的一種內(nèi)存類型，即便在今天，SDRAM仍舊還在市場(chǎng)占有一席之地。既然是同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，那就代表著它的工作速度是與系統(tǒng)總線速度同步的。

SDRAM內(nèi)存又分為PC66、PC100、PC133等不同規(guī)格，而規(guī)格后面的數(shù)字，就代表著該內(nèi)存最大所能正常工作的系統(tǒng)總線速度，如PC100，那就說(shuō)明此內(nèi)存可以在系統(tǒng)總線為100MHz的電腦中同步工作。

與系統(tǒng)總線速度同步，也就是與系統(tǒng)時(shí)鐘同步，這樣就避免了不必要的等待周期，減少數(shù)據(jù)存儲(chǔ)時(shí)間。同步還使存儲(chǔ)控制器知道在哪一個(gè)時(shí)鐘脈沖期由數(shù)據(jù)請(qǐng)求使用，因此數(shù)據(jù)可在脈沖上升期便開(kāi)始傳輸。SDRAM采用3.3伏工作電壓，168Pin的DIMM接口，帶寬為64位。SDRAM不僅應(yīng)用在內(nèi)存上，在顯存上也較為常見(jiàn)。

2)DDR

嚴(yán)格的說(shuō)，DDR應(yīng)該叫DDRSDRAM，人們習(xí)慣稱為DDR。部分初學(xué)者也常看到DDRSDRAM，就認(rèn)為是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的縮寫，是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的意思。

DDR內(nèi)存是在SDRAM內(nèi)存的基礎(chǔ)上發(fā)展而來(lái)的，仍然沿用SDRAM生產(chǎn)體系。因此，對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SDRAM的設(shè)備稍加改進(jìn)，即可實(shí)現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。

SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸;而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù)。因此，稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下，達(dá)到更高的數(shù)據(jù)傳輸率。

與SDRAM相比，DDR運(yùn)用了更先進(jìn)的同步電路，使指定地址、數(shù)據(jù)輸送和輸出的主要步驟，既獨(dú)立執(zhí)行，又保持與CPU完全同步。DDR使用了DLL(DelayLockedLoop，延時(shí)鎖定回路提供一個(gè)數(shù)據(jù)濾波信號(hào))技術(shù)，當(dāng)數(shù)據(jù)有效時(shí)，存儲(chǔ)控制器可使用這個(gè)數(shù)據(jù)濾波信號(hào)來(lái)精確定位數(shù)據(jù)，每16次輸出一次，并重新同步來(lái)自不同存儲(chǔ)器模塊的數(shù)據(jù)。DDR本質(zhì)上不需要提高時(shí)鐘頻率，就能加倍提高SDRAM的速度，它允許在時(shí)鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRA的兩倍。

從外形體積上看，DDR與SDRAM相比差別并不大。他們具有同樣的尺寸和同樣的針腳距離。但DDR為184針腳，比SDRAM多出了16個(gè)針腳，主要包含了新的控制、時(shí)鐘、電源和接地等信號(hào)。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標(biāo)準(zhǔn)，而不是SDRAM使用的3.3V電壓的LVTTL標(biāo)準(zhǔn)。

3)RDRAM

RDRAM(RambusDRAM)是美國(guó)的RAMBUS公司開(kāi)發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。在推出時(shí)，因?yàn)槠鋸氐赘淖兞藘?nèi)存的傳輸模式，無(wú)法保證與原有的制造工藝相兼容，而且內(nèi)存廠商要生產(chǎn)RDRAM，還必須要加納一定專利費(fèi)用，再加上其本身制造成本，就導(dǎo)致了RDRAM從一問(wèn)世就高昂的價(jià)格，讓普通用戶無(wú)法接收。而同時(shí)期的DDR則能以較低的價(jià)格，不錯(cuò)的性能，逐漸成為主流，雖然RDRAM曾受到英特爾公司的大力支持，但始終沒(méi)有成為主流。

RDRAM的數(shù)據(jù)存儲(chǔ)位寬是16位，遠(yuǎn)低于DDR和SDRAM的64位。但在頻率方面，則遠(yuǎn)遠(yuǎn)高于二者，可以達(dá)到400MHz乃至更高。同樣也是在一個(gè)時(shí)鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù)，內(nèi)存帶寬能達(dá)到1.6Gbyte/s。

普通的DRAM行緩沖器的信息，在寫回存儲(chǔ)器后便不再保留，而RDRAM則具有繼續(xù)保持這一信息的特性，于是在進(jìn)行存儲(chǔ)器訪問(wèn)時(shí)，如行緩沖器中已經(jīng)有目標(biāo)數(shù)據(jù)，則可利用，因而實(shí)現(xiàn)了高速訪問(wèn)。另外，其可把數(shù)據(jù)集中起來(lái)，以分組的形式傳送。所以，只要最初用24個(gè)時(shí)鐘，以后便可每1時(shí)鐘讀出1個(gè)字節(jié)。一次訪問(wèn)所能讀出的數(shù)據(jù)長(zhǎng)度，可以達(dá)到256字節(jié)。

4)DDR2

DDR2(DoubleDataRate2)SDRAM，是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力(即：4bit數(shù)據(jù)讀預(yù)取)。換句話說(shuō)，DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍于外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。

DDR和DDR2技術(shù)對(duì)比的數(shù)據(jù)此外，由于DDR2標(biāo)準(zhǔn)規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應(yīng)用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來(lái)頻率的發(fā)展提供了堅(jiān)實(shí)的基礎(chǔ)。回想起DDR的發(fā)展歷程，從第一代應(yīng)用到個(gè)人電腦的DDR200，經(jīng)過(guò)DDR266、DDR333到今天的雙通道DDR400技術(shù)，第一代DDR的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過(guò)常規(guī)辦法提高內(nèi)存的工作速度。隨著Intel最新處理器技術(shù)的發(fā)展，前端總線對(duì)內(nèi)存帶寬的要求是越來(lái)越高，擁有更高更穩(wěn)定運(yùn)行頻率的DDR2內(nèi)存將是大勢(shì)所趨。

內(nèi)存常見(jiàn)術(shù)語(yǔ)介紹。

BANK：BANK是指內(nèi)存插槽的計(jì)算單位(也有人稱為記憶庫(kù))，它是計(jì)算機(jī)系統(tǒng)與內(nèi)存間資料匯流的基本運(yùn)作單位。

內(nèi)存的速度：內(nèi)存的速度是以每筆CPU與內(nèi)存間數(shù)據(jù)處理耗費(fèi)的時(shí)間來(lái)計(jì)算，為總線循環(huán)(bus cycle)以奈秒(ns)為單位。

內(nèi)存模塊 (Memory Module)：提到內(nèi)存模塊是指一個(gè)印刷電路板表面上有鑲嵌數(shù)個(gè)記憶體芯片chips，而這內(nèi)存芯片通常是 DRAM芯片，但近來(lái)系統(tǒng)設(shè)計(jì)也有使用快取隱藏式芯片鑲嵌在內(nèi)存模塊上內(nèi)存模塊是安裝在PC 的主機(jī)板上的專用插槽(Slot)上鑲嵌在Module上 DRAM芯片(chips)的數(shù)量和個(gè)別芯片(chips)的容量，是決定內(nèi)存模塊的設(shè)計(jì)的主要因素。

SIMM (Single In-line Memory Module)：電路板上面焊有數(shù)目不等的記憶IC，可分為以下2種型態(tài)：

72PIN：72腳位的單面內(nèi)存模塊是用來(lái)支持32位的數(shù)據(jù)處理量。

30PIN：30腳位的單面內(nèi)存模塊是用來(lái)支持8位的數(shù)據(jù)處理量。

DIMM (Dual In-line Memory Module)：(168PIN) 用來(lái)支持64位或是更寬的總線，而且只用3.3伏特的電壓，通常用在64位的桌上型計(jì)算機(jī)或是服務(wù)器。

RIMM：RIMM模塊是下一世代的內(nèi)存模塊主要規(guī)格之一，它是Intel公司于1999年推出芯片組所支持的內(nèi)存模塊，其頻寬高達(dá)1.6Gbyte/sec。

SO-DIMM (Small Outline Dual In-line Memory Module) (144PIN)： 這是一種改良型的DIMM模塊，比一般的DIMM模塊來(lái)得小，應(yīng)用于筆記型計(jì)算機(jī)、列表機(jī)、傳真機(jī)或是各種終端機(jī)等。

PLL： 為鎖相回路,用來(lái)統(tǒng)一整合時(shí)脈訊號(hào),使內(nèi)存能正確的存取資料。

Rambus 內(nèi)存模塊 (184PIN)： 采用Direct RDRAM的內(nèi)存模塊，稱之為RIMM模塊，該模塊有184pin腳，資料的輸出方式為串行，與現(xiàn)行使用的DIMM模塊168pin，并列輸出的架構(gòu)有很大的差異。

6層板和4層板(6 layers V.S. 4 layers)： 指的是電路印刷板PCB Printed Circuit Board 用6層或4層的玻璃纖維做成，通常SDRAM會(huì)使用6層板，雖然會(huì)增加PCB的成本但卻可免除噪聲的干擾，而4層板雖可降低PCB的成本但效能較差。

Register：是緩存器的意思,其功能是能夠在高速下達(dá)到同步的目的。

SPD：為Serial Presence Detect 的縮寫，它是燒錄在EEPROM內(nèi)的碼，以往開(kāi)機(jī)時(shí)BIOS必須偵測(cè)memory，但有了SPD就不必再去作偵測(cè)的動(dòng)作，而由BIOS直接讀取 SPD取得內(nèi)存的相關(guān)資料。

Parity和ECC的比較：同位檢查碼(parity check codes)被廣泛地使用在偵錯(cuò)碼 (error detection codes)上，他們?cè)黾右粋€(gè)檢查位給每個(gè)資料的字元(或字節(jié))，并且能夠偵測(cè)到一個(gè)字符中所有奇(偶)同位的錯(cuò)誤，但Parity有一個(gè)缺點(diǎn)，當(dāng)計(jì)算機(jī)查到某個(gè)Byte有錯(cuò)誤時(shí)，并不能確定錯(cuò)誤在哪一個(gè)位，也就無(wú)法修正錯(cuò)誤。

緩沖器和無(wú)緩沖器(Buffer V.S. Unbuffer)：有緩沖器的DIMM 是用來(lái)改善時(shí)序(timing)問(wèn)題的一種方法無(wú)緩沖器的DIMM雖然可被設(shè)計(jì)用于系統(tǒng)上，但它只能支援四條DIMM。若將無(wú)緩沖器的DIMM用于速度為100Mhz的主機(jī)板上的話，將會(huì)有存取不良的影響。而有緩沖器的DIMM則可使用四條以上的內(nèi)存，但是若使用的緩沖器速度不夠快的話會(huì)影響其執(zhí)行效果。換言之，有緩沖器的DIMM雖有速度變慢之虞，但它可以支持更多DIMM的使用。

自我充電 (Self-Refresh)：DRAM內(nèi)部具有獨(dú)立且內(nèi)建的充電電路于一定時(shí)間內(nèi)做自我充電， 通常用在筆記型計(jì)算機(jī)或可攜式計(jì)算機(jī)等的省電需求高的計(jì)算機(jī)。

預(yù)充電時(shí)間 (CAS Latency)：通常簡(jiǎn)稱CL。例如CL=3，表示計(jì)算機(jī)系統(tǒng)自主存儲(chǔ)器讀取第一筆資料時(shí)，所需的準(zhǔn)備時(shí)間為3個(gè)外部時(shí)脈 (System clock)。CL2與CL3的差異僅在第一次讀取資料所需準(zhǔn)備時(shí)間，相差一個(gè)時(shí)脈，對(duì)整個(gè)系統(tǒng)的效能并無(wú)顯著影響。

時(shí)鐘信號(hào) (Clock)：時(shí)鐘信號(hào)是提供給同步內(nèi)存做訊號(hào)同步之用，同步記憶體的存取動(dòng)作必需與時(shí)鐘信號(hào)同步。